神经康复、人类情绪识别及其他相关脑机接口领域中对研究和探索的日益重视，使得灵活的电生理数据采集系统的需求愈发凸显。此类系统通常需要具备多模态和多通道功能，能够实时采集和处理多种不同类型的生理信号。为实验研究开发模块化和可扩展的电生理数据采集系统，有助于加深对该领域的理解并推动其发展。为了助力这一努力，我们推出了一项名为“高通道数电生理学”（High-Channel Count Electrophysiology，简称 HiCCE）的开源硬件项目，旨在打造一种易于适应、经济实惠且价格合理的电生理采集系统，作为现有商业工具和当前领域前沿技术的替代方案。本文描述了 HiCCE-128 电生理数据采集系统整个链路的设计与验证。该系统由 128 个独立通道组成，每个通道能够以 31.25 千赫兹的频率采集信号，每个通道具有 16 位有效位宽，实测噪声水平约为 3 微伏。通过一系列测试和实际应用，已证实所实现系统的可靠性和可行性。基于 FPGA 中间层卡（FMC）标准的模块化设计方法，使得 HiCCE-128 板能够通过高速 FMC 链路连接到可编程片上系统（SoC）载体设备。所实现的架构使终端用户能够根据应用规范，在每个通道的片上系统（SoC）设备的现场可编程门阵列（FPGA）部分并行添加各种高响应电生理信号处理技术。
东莞富临医疗科技有限公司是 英坦科技（Intan Technologies） 亚洲代理商，为亚洲客户供应 英坦（Intan） 电生理产品与配套产品
一、介绍
近十年来，对来自人体的生理信号的研究和分析受到了极大的关注。该研究涵盖了生物信号的不同方面，并成功应用于各种能够控制不同设备和机器、改善人机交互以及辅助康复的应用中。人体生物信号测量和处理的范畴包括脑电图（EEG）、心电图（ECG）、肌电图（EMG）、胃电图（EGG）、眼电图（EOG）和皮肤电反应（SCR）。脑电图是一种生理信号，用于读取由大脑产生的头皮电活动。通常，会使用金属电极从头皮表面收集大脑的电活动。头皮表面电位的变化反映了大脑的功能活动。脑电图读数是一种非侵入性读数，可用于人类受试者的各种应用。
在神经康复、人类情绪识别以及其他相关脑机接口（BCI）领域对设备需求的不断增加，引发了人们对脑电图数据采集系统开发的新兴趣。脑机接口是一种从大脑神经活动中获取信号的系统，旨在建立大脑与计算机之间的通信通道。这种系统在生物工程应用、人类情绪监测、神经科学和人机交互等方面具有巨大的潜力。
图 1 展示了典型的电生理数据采集系统的结构。生理信号采集包括传感器或换能器以及前端组件，用于收集、放大、滤波并将模拟信号转换为数字数据。采集到的数据将进行预处理以去除噪声或不必要的信息。经过清理的信号将根据给定的标准进行分类，分类依据取决于预期的应用。一旦信号被分类和处理，它们将被不同的设备用于特定的应用。
图 1. 典型的生理数据采集系统结构。
神经疾病或损伤（中风、脊髓损伤）、监测认知参与度、识别与情绪相关的行为以及其他基于脑电图的应用，增加了人们对脑机接口的研究兴趣。在这样的神经康复中使用脑电图数据，能够极大地帮助和支持日常活动，并显著提高患者的生活质量。在这种情况下，康复系统的性能是一个相关因素，并已引起人们的高度重视。
随着计算处理技术的进步，设备的发展趋势已转向能够同时获取和处理多种生理信号的多模态和多通道采集系统。在某些应用中，实时分析不同生理信号的系统的适应性非常重要且关键。例如，从人体实时同时采集的脑电图（EEG）和肌电图（EMG）等数据，在中风康复和治疗方面具有广泛的实际用途。通常，这些电生理系统需要在一定的时间限制内生成输出或做出决策，因此这些系统必须具备实时处理能力。例如，在人体跌倒预测和预防应用中，系统需要处理来自不同类型电生理通道的数据，并在 300 毫秒内做出纠正动作以避免跌倒。
迄今为止，市场上已有多个供应商提供了几款专业且高质量的脑电图（EEG）采集设备。然而，这些价值数千美元的设备主要面向医疗机构，并非为普通大众和入门级用户设计，这阻碍了其在脑机接口（BCI）或其他生理应用研究中的广泛应用。表 1 对几款商用脑电图数据采集系统进行了比较。
表 1 商业数据采集系统
尽管表 1 中所示的系统常用于医疗应用，但由于其专有的封闭系统架构，无法根据用户应用需求重新配置以定制系统。此外，这些系统的可扩展性仅限于制造商提供的通道数量，因此可能会限制空间精度。高通道数可通过基于空间的伪迹衰减来提高分类精度。除此之外，上述某些系统需要一台固定的个人计算机（PC）来进行数据处理，因此由于固件封闭，限制了移动性和适应性，不利于在线处理或无线数据传输。通过在嵌入式系统设备中本地收集和处理电生理数据的完整系统，可以实现高度通用的设备。
我们推出一个名为高通道数电生理学（High-Channel Count Electrophysiology，简称 HiCCE）的开源硬件项目，旨在以当前技术条件下可行的经济实惠成本设计并验证该领域的仪器设备。我们希望，能够同时采集并本地处理多种类型电生理信号的多通道能力以及其高响应速度，能够促进高质量电生理实验研究。该项目在开放协作项目的框架下开发，依据欧洲核子研究组织（CERN）的开源硬件许可证发布。源文件包括原理图、PCB 设计文件、SoC 固件和软件文件，位于项目仓库 https://ohwr.org/project/hicce-fmc-128/wikis/home 。在本文中，我们描述了 HiCCE 的总体架构及其第二代设计的 128 通道数据采集板 HiCCE-128v2.0，该板能够以 31.25 kHz 的频率采集，每通道有效位数为 16 位，测得的噪声水平约为 3 微伏。该设计利用了现代电子设备和技术，包括基于可编程逻辑器件的可重构虚拟仪器（RVI）。
本文接下来的部分结构安排如下。第二部分概述了该领域的最新设计及相关工作。第三部分详细描述了系统架构及相关材料，包括 HiCCE-128v2.0 板、SoC 设计策略以及其他相关模块化设计。第四部分通过几个实际实验和测试介绍了系统的评估和验证方法，并给出了所得结果。在第五部分，我们将我们的系统与其他现有硬件设计进行了比较，并讨论了系统可能的改进之处。最后，在第六部分给出了结论。
二、相关工作
在脑电图（EEG）数据采集系统的开发方面，已有若干研究工作。大多数开发工作都集中在基于微电子器件的低成本数据采集系统上。开发了一种用于移动监测的无线可穿戴脑电图采集系统。所提出的嵌入式系统由 32 个有源干电极和每通道 24 位、1 kSPS（每秒千次采样）采样频率的模数转换器前端系统组成。该系统在 1GHz 的 CPU 上进行实时脑电图信号处理。通过 Wi-Fi 连接可将数据发送至 PC 进行离线分析和处理。该系统没有可扩展性选项，因此仅限于 32 通道。所提出的采集板中使用处理器进行信号处理，这意味着该系统无法并行处理多模态信号。
提出了一种名为 EEGu2 的系统，这是一种基于某平台的便携式嵌入式脑机接口系统。该系统由一个定制设计的扩展板、一块用于 16 通道、24 位、1 kSPS 采样频率的数据采集板组成。虽然单个采集板仅消耗 101.2 毫瓦的功率，但处理器的功耗却比采集板大得多，为 1850 毫瓦。与前述方法类似，这种方法无法处理多模态信号。增加采集板和处理器的数量以处理多模态信号将显著增加成本和功耗。
提出了一种低成本的 8 通道脑电图采集系统。该系统依靠某处理器处理实时的脑电图数据流。与 PC 的通信通过蓝牙模块完成。尽管一些处理工作可以由嵌入式处理器完成，但脑机接口的实现需要 PC 进行数值处理。通道数量少意味着该系统在空间分辨率方面存在局限性，并可能影响信号分类的准确性。
提出了一种低成本的脑电图采集系统，该系统通过蓝牙通信将数据发送到 PC 进行处理。该系统是一种 4 通道的耳内脑电图记录设备，会先收集并放大信号，然后再发送到 PC 进行处理。开发了一种 16 通道且支持蓝牙的脑电图数据采集和处理系统。所收集的数据将被发送到 PC 进行分析和处理。这两个系统都需要 PC 进行信号处理，因此限制了系统的移动性。通道数量较少也限制了空间分辨率，从而影响了准确性。
在第二部分前面所审查的大多数系统都缺乏同时处理来自多个传感器通道的多个数据的能力，因为所有这些系统都是基于单核微处理器或微控制器等顺序执行设备。一个能够从多个生理传感器和多个通道获取信号的系统需要具备高端能力。这样的系统应该能够与大量传感器/通道进行接口连接，并且必须能够对数据进行复杂处理。现场可编程门阵列（FPGA）有助于降低高通道数数据采集系统的复杂性和设计成本。大多数传统处理器的计算资源有限，例如算术逻辑单元（ALU）、中央处理器（CPU）等。这些处理器只能一次处理一组数据，因此它们的操作是顺序进行的。另一方面，FPGA 可以拥有多个 ALU 块和若干其他组件，这些组件可以相互连接，以并行方式同时执行其预期操作。多个生理传感器可以连接到模拟前端，然后再连接到 FPGA 进行并行处理。
片上系统（SoC）的先进开发将微处理器和 FPGA 集成在单个设备上，吸引了众多数据采集系统开发者，他们利用这两种技术的优势进行实时在线处理。参考文献提出了一种基于 FPGA 的系统，用于完整的实时系统，可消除使用笨重的个人计算机进行信号处理的需求。然而，这些系统通常依赖于少量的电极，仅适用于简单的应用。对于高度依赖去除伪迹能力的实时复杂应用而言，系统处理高维数据的能力非常重要。在这方面，使用大量通道有利于通过基于空间的伪迹衰减实现高精度分类和预测。
三、系统架构
01. HiCCE 架构
在设计用于电生理学的模拟前端电路时，主要考虑三个因素：目标应用、所需通道数量、敏感度。
显然，后两者与目标应用相关。大多数常见的电生理学应用使用心电图（ECG）、脑电图（EEG）或肌电图（EMG）系统。这些应用在频率带宽、电动态范围等方面各有不同特点。表 2 总结了其中一些特征。在通道数量方面，皮层脑电图（ECoG）实验通常从高密度电极阵列获取数据，具有高空间分辨率。由于电极直接放置在大脑皮层表面，ECoG 信号比 EEG 信号强得多。对于 EEG 信号采集，10-20 系统在临床测试中广泛使用，而 Oostenveld 和 Praamstra 提出了 10-5 系统或 5% 系统用于高空间分辨率的研究。对于某些应用，如康复，需要偏离传统系统，同时同步采集 ECG、EEG 和 EMG 信号。考虑到这些信息，开发了高通道数电生理学（HiCCE）板的所有应用特定电子设备。HiCCE 的采集链由 Intan Technologies 公司生产的四个 32 通道模拟多路复用器和四个模数转换器（ADC）组成，如图 2 所示，总共可使用 128 个通道以 31.25 kSPS 的速率采集生物信号。已有若干比较研究表明，Intan 模拟多路复用器在通道数量、每通道功耗和采样率方面优于其他同类产品。另一方面，HiCCE 是一种经济高效的系统，可用于多种电生理实验。
表 2 常见的电生理信号及特性
图 2. HiCCE 架构的总体示意图
本文介绍了 HiCCE 板的第二个修订版，即 HiCCE-128v2.0。该 HiCCE 板是首个原型的简化版，其中移除了数字电位器，并将带宽固定在 1.0 赫兹至 20 千赫兹。
该硬件模块设计方式使其在长时间内运行可靠且噪声低。模数转换器（ADC）的输出由串行外设接口（SPI）驱动，该接口通过低电压差分信号（LVDS）对与低引脚数现场可编程门阵列（FPGA）夹层卡（FMC）连接器物理连接，印刷电路板（PCB）的物理尺寸和形状布局依照 FMC 标准开放规范 ANSI/VITA 57.1-2008 制定，这有利于与任何标准 FMC 载板配合使用。选择 FMC 开放标准的另一个原因是确保 HiCCE-128v2.0 板与载板之间有可靠的电气连接。在设计 PCB 时，重点在于避免各种噪声源的干扰，例如数字信号噪声耦合到模拟信号以及环境噪声对信号路径的影响。通过降低电感和电容，并在给定标准 FMC 板尺寸内保持信号线的恒定阻抗，我们设计了一个 10 层 PCB，如图 3 所示。
图 3. HiCCE – 128v2.0 FMC 板
如表 2 所示，大多数电生理信号为慢振荡信号，感兴趣的频率低于 5 千赫兹。因此，HiCCE 的采样率足以对这类信号进行数字化。开发 HiCCE 板的主要重点是能够并行处理 128 个独立通道，并具有最高的噪声抑制能力。HiCCE 的低功耗使其有可能用于便携式电生理采集系统。
市面上有几种可靠的商用电生理学系统，但价格昂贵，个人使用和研究开发往往难以承受。而且，这些系统通常配备整套设备，包括专有的采集系统和接口，难以根据终端用户的需求进行调整。本系统未采用专有接口，而是使用了两个 65 针的连接器，其触点为镀金材质，用于采集电生理信号。因此，任何类型的电极都能轻松适配该系统。
02. 模块化 FPGA 架构
通常，电生理学的前端电子设备使用微处理器或微控制器进行控制。由于这些控制器在硅片上的硬件是固定的，因此易于编程，并且在互联网上可以免费获取多种编程语言的示例代码。然而，其顺序处理的特性在许多应用中导致性能低下。此外，计算能力的不足限制了微控制器/微处理器在特征提取和压缩方面的功能。在现代电生理学实验研究中，能够长时间记录多个通道，并在幅度和时间上实现最高分辨率非常重要，而具有 DSP 内核的数据采集系统在这方面享有盛誉。然而，如今由 FPGA 和多核处理器组成的现代混合可编程片上系统能够提供高数据率采集、实时处理和传输。
然而，这些片上系统（SoC）设备相关的复杂内部结构需要相当高的设计和编程技能才能成功开发出一个可运行的系统并充分利用其性能。为了简化复杂的实时实现，我们有效地将设计拆分到三个主要子系统中：现场可编程门阵列（FPGA）、微处理器（uP）和 PC，如图 4 所示。外部硬件控制器促进 FPGA 与专用硬件之间的通信，该专用硬件直接连接到 FPGA。所有时间关键处理，如滤波和特征提取，都被封装在核心 FPGA 设计中。根据供应商的不同，FPGA 与微处理器之间的互连可能具有不同的总线架构，例如高级可扩展接口（AXI）或 Avalon。我们为设计工具引入了 uP-FPGA 通信块作为自定义 IP（ComBlock），其中 SoC 总线的所有复杂性都被有效地抽象并隐藏在 IP 内部。通过这种方式，复杂的 SoC 设计可以轻松移植到不同的供应商和系列。在 FPGA 中，每个模块通过诸如 Wishbone 标准总线接口之类的简单标准化接口相互通信。
图 4. 用于 HiCCE128 系统的基于 SoC FPGA 的模块化架构
同样，在 uP 中，uP-FPGA 通信接口和 uP-PC 通信接口是处理 FPGA 和 PC 端相关接口的软件例程，而核心固件中无法嵌入任何时间关键型或微秒级精度的处理器。PC 端的软件主要负责数据处理、存储以及通过图形用户界面（GUI）发出指令来控制整个系统。
在这项工作中，我们在 Zynq-7020 上实现了该系统，该型号由某公司生产的 ZedBoard 片上系统（SoC）板组成，其架构由双核 Cortex-A9 处理器与 Artix-7 FPGA 结构紧密耦合而成。我们使用标准的以太网通信和 TCP/IP 协议在微处理器（uP）与 PC 中的软件 API 之间交换数据、命令和错误消息。
03.电极系统
每个电生理系统都由电极系统组成，其中电极的类型可根据目标应用而有所不同。电极系统必须能够拾取由身体产生的微小局部电位。由于心电图（ECG）和肌电图（EMG）信号分别由心脏活动和电激活或神经激活的肌肉细胞产生，其范围在毫伏级，因此可以使用贴在皮肤上的简单表面电极来收集这些信号。通常，此类实验使用一次性粘性银/氯化银电极。
脑电图（EEG）信号比其他信号弱得多，但噪声量级相同。在脑电图实验中，通常使用电极帽或头戴式设备与采集系统配合使用。官方标准的脑电图电极系统是国际 10-20 系统，其中电极帽有 21 个电极，按照标准分布。然而，多通道电生理系统的进步使研究人员能够提高脑电图系统的空间分辨率。尽管符合 10-20 标准的电极帽容易找到且有商业供应，但电极阵列密度高达 500 个电极的电极帽只能根据定制规格找到。脑电图电极帽主要有两种类型：干电极帽和湿电极帽。干电极帽使用方便，但信号灵敏度低。另一方面，湿电极帽通过在电极和头皮之间涂抹导电凝胶来提高灵敏度。然而，这种电极帽难以清洁和维护。此外，大多数受试者不喜欢将凝胶涂抹在头皮上。
在本研究中，我们使用了图 5 所示的符合国际 10-20 标准的 Ag/AgCl 湿电极帽，以获取脑电图（EEG）信号强度最高的数据，并使用粘性电极来获取心电图（ECG）和肌电图（EMG）信号。
图 5. 采用 10–20 标准的银/氯化银湿电极帽
04.个人电脑控制与图形用户界面
尽管整个采集系统是以 FPGA 为中心设计的，但 FPGA 侧的一些参数可以通过基于某软件开发的通用图形用户界面从主机 PC 进行重新配置。与 uP-PC 通信接口设置兼容，TCP/IP 以太网协议已集成到图形用户界面中。图形用户界面通过 PC 端的 uP-PC 通信软件 API 与 SoC 设备的 uP-PC 通信接口进行通信。内置于 uP 的核心固件根据来自图形用户界面的用户请求处理配置和读出例程。
当前版本的图形用户界面（图 6）分为两个选项卡：
HiCCE-32 带有滤波选项卡：能够持续可视化连接到每个 Intan 芯片的多达 32 个通道的原始数据或滤波数据。还便于设置 HiCCE 的配置参数，例如选择模式、Intan 块、滤波带宽和通道。用户可通过在图形用户界面的“滤波规格”部分指定滤波特性，将标准无限脉冲响应（IIR）巴特沃斯滤波器应用于信号。
HiCCE-128（原始）选项卡：此选项卡会持续显示全部 128 个通道，不做任何计算。当通道数量超过 32 个时，在同一张图中堆叠显示所有通道会比较困难。
图 6. 带有图形用户界面（GUI）筛选选项卡的 HiCCE-32 。
此外，HiCCE-128 系统的所有数据都可以存储在个人电脑中，以便在两个选项卡中进行进一步分析。该软件的标准图形调色板能够放大/缩小并检查信号的各个部分。
四、系统性能
本节通过简单的实验和测量来评估 HiCCE-128v2.0 板卡和采集系统，以验证该系统在电生理学研究中的可靠性。在所有测试中，HiCCE-128v2.0 的采样率均设置为 15 kSPS，并采用顺序通道选择模式。
01.输入引致噪声
输入引致噪声（IRN）代表了电路中所有噪声源的影响，其中包括模拟多路复用器和 ADC 内部电路以及 PCB 引入的噪声。IRN 值可反映模拟前端电子电路的质量。IRN 的测量是在所有输入通道以及参考输入接地的情况下进行的。
对每个通道的输入参考噪声均方根（RMS）进行了计算，结果如图 7 所示。所有通道的测量输入参考噪声均小于 5 微伏，平均值约为 3 微伏。这些值与 Intan 前端芯片所报道的约 2 微伏均方根的固有噪声值非常接近。尽管此值大于表 1 中列出的一些商用系统，但要正确（或准确）地比较噪声指标，必须考虑噪声频谱密度这一特性，而这一特性在商用仪器中通常未作规定。此外，表 1 中大多数值都是在有限的采样频率范围内报告的，除了 ActiveTwo AD 盒，它是表 1 中最昂贵的系统。
图 7. 每个通道的输入参考噪声。
在图 7 中，可以观察到，从通道 33 到 96 的 IRN 值（其对应于连接到两个更靠近 PCB 边缘的 Intan 芯片的电极）远高于其他通道。这种超额的原因可能是由于暴露于从电路板的侧边拾取干扰，而位于 PCB 中间的 Intan 芯片由于远离边缘而自然受到屏蔽。然而，所有通道上测量的 IRN 都在可接受范围内。
02.共模抑制比
共模抑制比（CMRR）是对第一级差分或仪表放大器有效消除同时在两个同相输入上出现的共模信号的能力的定量测量。如图 8 所示，通过将所有通道与参考一起连接到产生固定 1 kHz 正弦信号的外部信号发生器，记录了 CMRR 的测量值。
图 8. 用于测量共模抑制比（CMRR）的电路设置。
共模抑制比（CMRR）可以使用方程（1）通过差模增益（Adm）和共模增益（Acm）以分贝为单位进行估算。据观察，HiCCE-128 系统的共模抑制比约为 81 分贝：
所测量的共模抑制比（CMRR）也与 Intan 前端芯片中给出的约 82 分贝的值非常相似。这些值略低于表 1 中所述的商业数据采集系统的 CMRR 值。拥有良好的 CMRR 可保证在抑制共模信号的同时准确记录微弱的电生理信号。通常，在大多数电生理记录中，前端放大器的 CMRR 值大于 70 分贝就足以抑制共模干扰，同时采用适当的电气接地和布线方案。
03. 电气特性
在 IRN 测试期间，观察到每个通道的基线不同，约为 1.2376 伏，分布范围约为 20 毫伏，由于前端芯片的增益为 200，所以相对于模拟输入电压为 100 微伏。图 9 显示了 128 个通道的测量基线。根据前端芯片的数据手册，片上电压基准在模拟多路复用器输出端产生约 1.235 伏的直流电压。因此，可以说测量的基座值与数据手册中报告的值非常一致。
图 9. 所有 128 个通道的模拟输出直流偏移值
在对实际对象进行实验之前，该系统已使用刺激物进行了广泛测试。通过将信号发生器的输出应用于一个由 2Ω 和 26.2 kΩ 两个电阻组成的简单电阻分压器电路或电阻式分压器来生成信号。因此，捕获信号中的总噪声是 HiCCE-128v2.0 板的固有噪声与刺激器电路相关噪声贡献的总和。图 10 显示了捕获的正弦和对称三角信号的代表性轨迹，对应于频率为 100Hz、峰峰值为 1V 的信号发生器输出。因此，由于分压器电路的电阻衰减，每个通道的输入信号为 76.33μV。根据该图，展示了从这样一个嘈杂环境中提取信号的能力。有了这些结果，可以得出结论，HiCCE-128 采集系统工作正常。
图 10. 对幅度为 76 微伏、频率为 100 赫兹的正弦和对称三角信号的典型响应
这些定量分析表明，该系统能够获取具有良好噪声抑制效果的电生理信号。
04.电力使用
当前所描述的采集系统需要与主机 PC 通过有线通信链路连接。通过将有线以太网链路替换为低成本的蓝牙或 Wi-Fi，该系统可轻松适应便携式应用。对于这种无线电生理系统而言，低功耗是最重要的要求，这使得能够长时间不间断地记录信号。
在这一方面，市面上已有几款低功耗的现场可编程门阵列（FPGA）产品，并且大量研究表明，精心设计的 FPGA 架构能够优化功耗。
在本节中，对系统的功耗进行了研究，以确定耗电部分以及其是否适用于便携式电生理学应用。
某公司提供了工具和指南，用于在设计周期的不同阶段估算 FPGA 的功耗：设计前、实现前、综合后、布局后和布线后。其中，布线后的功耗分析和估算最为准确，因为它包含了已实现设计的资源。因此，在某工具中进行了布线后的无矢量功耗评估，其设置如表 3 所示。生成的片上功耗汇总见表 4。根据该表，工具预测功耗为 1.521 瓦，处理器动态功耗占总计算功耗的 91%，而 DDR3 内存接口则占 72%。然而，由于软件工具未集成 HiCCE-128v2.0 FMC 板的功耗模型，因此该板未被纳入功耗计算。结合 HiCCE 板组件数据表中的功耗信息，可以大致计算出该板的功耗，并将其加到总体功耗利用中。HiCCE-128v2.0 的最大功耗小于 1 毫瓦/通道，其中 Intan 模拟前端芯片和 ADC 大约消耗了总功耗的 95%。此外，有线以太网链路从片外电源轨消耗 350.4 毫瓦，从片上电源连接消耗 3 毫瓦，这些都包含在表 4 中处理器动态功耗的计算中。
表 3 布线后功率估计的参数
表 4 片上功率估算总结
通常，由于与设备功率模型相关的不确定性以及其他各种原因，电路板的实际功耗高于估计值。Zedboard 在 12 V 输入电源上串联了一个 10 mΩ、1 W 的板载电流检测电阻，可用于测量流向电路板的电流。使用标准万用表测量该电阻两端的电压（V10mΩ）和输入电源电压（Vin），并根据公式（2）计算总功耗（P）
已经针对两种不同的情况进行了测量：下载 FPGA 位流和 ARM 程序之前和之后。收集到的数据列于表 5 中。当 SoC 设备在没有任何配置的情况下运行时，由于晶体管的泄漏电流，它会消耗相当多的功率，这被称为设备静态（泄漏）功率。完全配置的 SoC 设备的总功率是设备静态功率、设计动态功率和片外功率的总和，在这种情况下为 2.85 瓦。
表 5 该装置的实测功耗
接下来的小节将介绍使用该系统获取的一些常见的实验电生理信号。
05.阿尔法波和眨眼
脑电图信号相当复杂，大多数时候，在时域中看不到模式。然而，当眼睛闭合时，从放松清醒的人身上可以看到脑电图信号的阿尔法波段有一个清晰的模式。眨眼或眼电图（EOG）也很容易捕捉，因为与脑电图相比，它产生的信号很强。在 O1 枕区放置一个电极来记录阿尔法波，而参考电极和接地电极分别连接到 Pz 位置和左耳耳垂。为了同时捕捉眨眼，在左眼上方附近放置一个电极来检测上直肌的活动。由于我们感兴趣的是捕捉作为眨眼的垂直眼球运动，一个电极就足够了。此测试的电极放置如图 11 所示。
图 11. 用于检测阿尔法波和眨眼的电极放置。
测试程序首先指示受试者闭上眼睛并保持放松。记录从闭眼开始，并要求受试者睁眼再闭眼，每次事件之间保持约 2 秒。在 LabVIEW 软件中，为 O1 和 EOG 通道设置了截止频率为 40Hz 的六阶巴特沃斯低通无限脉冲响应滤波器，以去除不需要的高频成分。由于受试者的眼球充当偶极子，睁眼和闭眼时可以识别出相对较大的相反极化电位，如图 12b 所示。从图 12a 和 12c 中可以更明显地看出，在睁眼状态下，典型的阿尔法波受到抑制，阿尔法波大致定义为大脑枕叶皮质区域 8 – 16Hz 频率区域的活动。在这种情况下，由于眼眨伪影的来源远离脑电图记录电极，其对脑电图信号的影响最小。
图 12.（a）阿尔法信号，（b）眼电图信号，以及（c）时频图。
这些测试结果表明，使用 HiCCE-128v2.0 前端电子板以及 SoC 能够同时记录微伏级的脑电图（EEG）信号和毫伏级的眼电图（EOG）信号，且不存在串扰。
06. 心电图信号采集
由于心肌产生的电信号要高得多，所以心电图（ECG 或 EKG）测试可以轻松进行。如图 13 所示，将三个一次性粘性 Ag/AgCl 电极放置在胸部区域，以记录心跳期间的电活动。放大器信号输入和参考电极大约相隔 10 厘米连接，而接地电极则放置在右肩下方几厘米处。
图 13. 心电图测试的电极放置。
在脑电图/眼电图测试中使用的相同 IIR 滤波器也被用于心电图信号，其截止频率为 100 赫兹，因为心电图通常包含 0.5 赫兹至 100 赫兹的频率成分。从图 14 所示的记录数据中，可以很容易地识别出理想的心电图信号特征，如 P 波、QRS 复合波和 T 波。
图 14. 所记录的心电图信号的一部分。
07. 肌电图测试
由于肌电图（EMG）信号的毫伏量级，获取该信号也并不复杂。然而，如果受试者未遵循正确的程序，该信号可能会包含不需要的伪影。如图 15 所示，三个粘性的 Ag/AgCl 电极被放置在右手的肱二头肌和肘部。通过要求受试者放松手臂并使肱二头肌收缩约 2 秒的间隔来启动肌电图信号记录。
图 15. 用于肌电测试的右手肱二头肌处的电极放置。
在本次测试中，采用了一个十阶巴特沃斯带通 IIR 滤波器，其上下截止频率分别为 5 赫兹和 1 千赫兹。图 16 中肌电信号的高幅度干扰对应于两次二头肌收缩，这证实了该系统对肌电活动的敏感性。
图 16. 用该系统记录的两次肌电收缩。
这些测试为系统的有效性和可靠性提供了可视化和定性的证据。
五、讨论
在前面的章节中，通过最常见的电生理信号记录技术和参数，已经提供了定性和定量的证据来支持记录系统的可靠性。
任何医疗记录仪器最重要的要求是能够连续地获取和记录数据而不丢失任何数据样本。采集系统和PC之间的通信链路基于TCP/IP以太网协议，由于它使用三向握手、重传输和错误检测机制来确保数据传输的完整性和可用性，因此在数据传输方面提供了更可靠的数据传输。然而，在ARM处理系统中实现了一个临时存储在外部DDR内存中的数据副本和一个额外的程序，以便在数据丢失的情况下采取相应的行动。在PC端，GUI软件提供TCP/IP驱动程序和有效的错误处理方法，以确保在运行期间不会有数据丢失。为了验证系统的无损通信和记录，采用100 Hz正弦信号对系统的128个通道进行刺激，并以31.25 kSPS的最大采样率记录原始数据和时间戳1 h。记录重复了几次，在记录期间没有样本丢失。这证实了采集系统在较长时间内连续采集数据而不丢失数据样本的能力。
虽然31.25 kS/s的采样速率对于大多数电生理实验来说已经足够了，但在最高1 MS/s的ADC采样速率下，任意4个通道（每个芯片一个通道）都可以数字化。此外，可重构的FPGA设计允许用户动态访问和记录具有任何随机序列的模拟多路复用器的通道，然后可以用于以高于31.25 kS/s的频率进行数字化，而代价是通道的数量。
人们常说，电生理数据不需要在高频或分辨率太高的情况下采样。然而，由于许多原因，获得合理的高采样频率和振幅分辨率的电生理数据是非常重要的。它可能涉及罕见的、独特的或昂贵的实验动物，可能涉及患有罕见或独特疾病的人类患者，而且它总是涉及大量的分娩——手术、定制的电生理阵列、病人护理等等。正因为如此，很多时候这些有价值的数据被重新分析，用于其他目的，并在最初的发现后进行研究。因此，不可逆的数字化过程的进行是非常重要的，不仅仅是记录的当前目的的标准，而是最先进的技术。未来可能需要高时间或振幅分辨率的研究肯定会从这些高质量的记录数据中获益。因此，考虑到标准或简单的工程标准，明智的做法是不要限制新研究仪器的设计规格。
电生理学是一个广阔的研究领域，大多数应用都需要定制的软件解决方案来根据其需求进行调整。然而，电生理学领域的研究人员可能不是计算机编程语言的专家，这需要软件开发和定制，这可能是一个耗时的过程。
虽然提出的体系结构是针对电生理实验的，但模块化硬件和基于模块的设计方法强调了与各种先进科学研究仪器的设计复用，这一点与之相似。
设计用于电生理仪器的PCB是一项具有挑战性的任务，其中信号通路和电子设备引入的噪声需要最小。根据输入参考电压噪声测量结果，我们发现PCB上测量的噪声平均为1 μV，而前端芯片报告的固有噪声约为2 μV。为了达到这样好的设计，在设计PCB的时候遵循的策略很少，如下：避免数字和模拟信号在相邻两层上交叉，以隔离信号之间的耦合。大多数模拟输入置于两个固体接地或电源平面之间，以进一步隔离模拟信号与数字串扰和背景噪声。第二层使用了一个固体接地面，它也作为一个热导体和散热器，以保持所有附加设备的温度水平最低。通过仔细计算道宽和通径，PCB的特性阻抗得到了管理。
一项有望充分利用该系统全部能力的有前景的研究是用于电机控制评估的同步信号采集。这样的实验需要一个能够同步监测和跟踪患者身体不同部位信号的系统，其中每个部分可能需要不同数量的具有不同采样率的通道。典型的信号采集及其相关属性如图 17 所示。这类研究通常使用昂贵的、不可定制的、针对每种信号类型的采集系统来完成，同时还会失去数据之间的同步性。
图 17. 用于电机控制评估应用的典型同步信号采集
表 6 总结了所提出系统的最重要功能，并与文献中讨论的其他系统进行了比较。应当指出，除外，所有其他的工作都不具有可扩展性，然而也不便于本地数据处理或计算。如表 6 所示，HiCCE – 128 采集系统中列出的大多数属性都优于其他对比系统。因此，与其他列出的系统相比，预计所提出的系统在电生理采集方面具有更高的性能和可靠性。
表 6. 与现有系统的比较
列出的大多数系统中的模拟前端电子（afe）是基于ADS1298/ADS1299芯片开发的，在采样数据中具有最大的24位分辨率。然而，由于内部使用sigma-delta抽取，这种分辨率随着采样率的升高而降低。当采样频率从8 kSPS增加到32 kSPS时，该AFE的ADC分辨率从24位降低到17位，这是采样率和分辨率之间的权衡，而系统的相应值不随采样频率的变化而变化。此外，芯片提供的更高的采样分辨率（如24位）并不一定是必需的，因为由于各种源产生的更高的噪声，通常无法实现这样高的离散化分辨率。该18位系统的最小显著位（LSB）对应的输入参考电压约为0.04 μV，远低于前端芯片典型的2 μV固有输入参考噪声。也可以理解，所有列出的24位系统使用较低的采样频率，这是由于输入参考噪声与模拟前端芯片的采样率有很大的依赖性。
ZedBoard的12v电源有相当一部分功率被浪费在了降压转换器和稳压器上，其中一些转换不需要用于拟议的电生理采集系统。即使有这些问题，目前提出的系统显示合理的功耗，约为2.85 W的总功率，因此每个通道利用约22 mW。因此，一个微型SoC载波板，它与FMC板一起优化了电源电路，可能是便携式电生理应用的更好选择。
正如在第四节中所讨论的，与芯片的其他组件相比，处理系统的内存子系统消耗了SoC芯片的大部分功率。利用低功耗DDR2 (LPDDR2) SDRAM与相关控制器而不是DDR3存储器系统可以显著降低总功耗，因为在LPDDR2中采用了许多优化技术来实现更低的功耗。
在某些时间紧迫的应用程序中，本地处理可能很重要，在这些应用程序中，访问能够生成所需响应的复杂PC可能很困难。其中一些应用程序可能需要处理128通道与广泛的算法并行和实时。通用电脑不适合这类应用，因为没有实时支持；因此，延迟将大大增加。尽管多核个人电脑可以在一定程度上并行处理数据，但在单核内，这些处理并不是真正的并行。开发的系统可以适应这种情况，通过在FPGA中实现时间关键的过程作为本地处理保留实时特征。
电生理信号采集系统的开源模块化软硬件架构，以及较高的时空分辨率，使许多电生理实验范式触手可及。此外，高响应和低功耗的模拟前端板在本地和易于重构的SoC设计中同时处理多个通道的能力上提供了额外的吸引力。
六、总结
在本文中，我们提出了一种模块化和可扩展的高响应高通道计数电生理数据采集和处理系统，能够长时间不间断地同时采集、处理和传输高通道计数的电生理信号。该系统由一个名为HiCCE-128v2.0的定制前端电子板和一个基于现代可编程芯片系统的FMC载体组成，该芯片兼容工业FMC夹层标准。
在0.75 Hz ~ 20 kHz的频率范围内，输入参考噪声平均为3 μV，共模抑制比为81 dB，足以满足大多数电生理应用。验证了该系统能够从噪声中分辨出76 μV的输入信号等极低信号。这些测试证明，开发的系统工作正常，与Intan前端设备提供的功能相比，没有降低整体功能。
该系统已通过常见的电生理应用，如脑电图α波，眼眨眼，心电图和肌电信号测试进行全面评估。实验结果证实了该系统能够正确有效地捕获电生理信号。
通过片上功耗估算和实际功耗测试验证，通过选择合适的FMC载波板，采集系统可以适应低功耗的便携式电生理应用。
SoC的设计改进了基于的架构，通过隐藏SoC设备架构的复杂性，有效地划分了FPGA和处理器子系统。这不仅使硬件，而且FPGA设计模块化，并可跨几个FPGA SoC设备和供应商便携。
采集系统很适合神经康复，需要在不同的采样速率和通道数下对身体的不同部位进行同步信号采集。除了记录之外，SoC设备的可重构特性允许实现具有高计算能力的并行在线数据处理器。
公司地址：广东省东莞市樟木头镇塑金国际1号楼810
